

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-261826
(P2002-261826A)

(43) 公開日 平成14年9月13日 (2002.9.13)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 4 L 12/56 29/00	3 0 0	H 0 4 L 12/56 13/00	3 0 0 D 5 K 0 3 0 S 5 K 0 3 4

審査請求 未請求 請求項の数 5 O L (全 23 頁)

(21) 出願番号 特願2001-60617(P2001-60617)

(22) 出願日 平成13年3月5日(2001.3.5)

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番
1号

(72) 発明者 瓦井 健一

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(72) 発明者 永田 将克

神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

(74) 代理人 100092152

弁理士 服部 毅巖


最終頁に続く

(54) 【発明の名称】 入力回線インタフェース装置及びパケット通信装置

(57) 【要約】

【課題】 高速回線のパケットを効率よく收容して、ルーティング制御を行うための後段の処理負荷を低減させる。

【解決手段】 パケット振り分け手段11は、可変長パケットを分割して並列ラインに振り分けて出力する。フローグループ分類手段12-1～12-nは、並列ライン毎にパケットをフローグループに分類する。シーケンス番号付与手段13は、フローグループに対応して、もしくは独立にシーケンス番号をパケットに付与する。バッファリング手段14-1～14-nは、シーケンス番号が付与されたパケットのバッファ蓄積・読み出しを行って、フローグループ内のパケットの整列制御を行う。フロー振り分けスイッチ15は、フローグループ毎にパケットを振り分けて出力する。



【特許請求の範囲】

【請求項1】 入力回線側のパケットのインタフェース制御を行う入力回線インタフェース装置において、可変長パケットを分割して並列ラインに振り分けて出力するパケット振り分け手段と、前記並列ライン毎に前記パケットをフローグループに分類するフローグループ分類手段と、前記フローグループに対応して、もしくは独立にシーケンス番号を前記パケットに付与するシーケンス番号付与手段と、前記シーケンス番号が付与されたパケットのバッファリングを行って、前記フローグループ内の前記パケットの整列制御を行うバッファリング手段と、前記フローグループ毎に前記パケットを振り分けて出力するフロー振り分けスイッチと、を有することを特徴とする入力回線インタフェース装置。

【請求項2】 前記パケット振り分け手段は、前記可変長パケットを固定長パケットに分割して振り分け処理することを特徴とする請求項1記載の入力回線インタフェース装置。

【請求項3】 前記パケット振り分け手段は、一定の周期で振り分け先を変更する処理、またはパケットが到着しない間は振り分け処理を停止する処理のいずれか一方の振り分け処理を行うことを特徴とする請求項1記載の入力回線インタフェース装置。

【請求項4】 パケットの通信制御を行うパケット通信装置において、

可変長パケットを分割して並列ラインに振り分けて出力するパケット振り分け手段と、前記並列ライン毎に前記パケットをフローグループに分類するフローグループ分類手段と、前記フローグループに対応して、もしくは独立にシーケンス番号を前記パケットに付与するシーケンス番号付与手段と、前記シーケンス番号が付与されたパケットのバッファリングを行って、前記フローグループ内の前記パケットの整列制御を行うバッファリング手段と、前記フローグループ毎に前記パケットを振り分けて出力するフロー振り分けスイッチと、から構成される入力回線インタフェース部と、

入力される同一フローグループの前記パケットに対するパケット処理を行うパケット処理部と、前記出力回線へのスイッチング制御を行うスイッチ部と、

スイッチング後のパケットに対し、前記フローグループ内での品質を保持するためのキューイングを行うキュー制御手段と、前記パケットを前記出力回線へマージして出力するマージ手段と、から構成される出力回線インタフェース部と、を有することを特徴とするパケット通信装置。

【請求項5】 前記マージ手段は、前記キュー制御手段

から出力されたパケットの到着順に巡回カウント番号を付与して、前記巡回カウント番号の若番順に読み出してマージすることを特徴とする請求項4記載のパケット通信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、入力回線インタフェース装置及びパケット通信装置に関し、特に入力回線側のパケットのインタフェース制御を行う入力回線インタフェース装置及びパケットの通信制御を行うパケット通信装置に関する。

【0002】

【従来の技術】 近年、インターネットの急激な普及に伴って、IP (Internet Protocol) トラフィックの需要が急増しており、高速かつ大容量のルーティング装置の実現が望まれている。

【0003】 従来のパケットルーティング技術では、まず、入力回線部で受信パケットを一度バッファへ蓄積する。そして、パケット内の識別子をキーに、あらかじめ用意してあるテーブルから出力方路を検索する。その後、パケットスイッチ部で、取得した出力方路情報にしたがってバッファから読み出されたパケットをスイッチングして、パケットを該当する出力方路へ送信していた。

【0004】

【発明が解決しようとする課題】 しかし、上記のような従来のパケットルーティング技術では、複数のパケット処理部でパケットを並列処理していたが、IPトラフィックのルーティングを行う場合、パケット長が可変であるため、各パケット処理部での処理時間に差が生じ、パケットの順序逆転が発生してしまうといった問題があった。

【0005】 近年、WDMなどの光多重技術の発達により、回線の速度は年々向上しており、かつパケットのレイヤ3関連の処理には高機能化が求められている。このような状況に対し、回線速度やネットワークの多様性に追従できるようなルーティング装置を構成することは、マルチメディア通信ネットワークの実現には不可欠である。

【0006】 本発明はこのような点に鑑みてなされたものであり、高速回線のパケットを効率よく収容して、ルーティング制御を行うための後段の処理負荷を低減させる入力回線インタフェース装置を提供することを目的とする。

【0007】 また、本発明の他の目的は、高速・大容量のルーティング処理を行うパケット通信装置を提供することである。

【0008】

【課題を解決するための手段】 本発明では上記課題を解決するために、図1に示すような、入力回線側のパケッ

トのインタフェース制御を行う入力回線インタフェース装置10において、可変長パケットを分割して並列ラインに振り分けて出力するパケット振り分け手段11と、並列ライン毎にパケットをフローグループに分類するフローグループ分類手段12-1~12-nと、フローグループに対応して、もしくは独立にシーケンス番号をパケットに付与するシーケンス番号付与手段13と、シーケンス番号が付与されたパケットのバッファリングを行って、フローグループ内のパケットの整列制御を行うバッファリング手段14-1~14-nと、フローグループ毎にパケットを振り分けて出力するフロー振り分けスイッチ15と、を有することを特徴とする入力回線インタフェース装置10が提供される。

【0009】ここで、パケット振り分け手段11は、可変長パケットを分割して並列ラインに振り分けて出力する。フローグループ分類手段12-1~12-nは、並列ライン毎にパケットをフローグループに分類する。シーケンス番号付与手段13は、フローグループに対応して、もしくは独立にシーケンス番号をパケットに付与する。バッファリング手段14-1~14-nは、シーケンス番号が付与されたパケットのバッファ蓄積・読み出しを行って、フローグループ内のパケットの整列制御を行う。フロー振り分けスイッチ15は、フローグループ毎にパケットを振り分けて出力する。

【0010】

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図1は本発明の入力回線インタフェース装置の原理図である。入力回線インタフェース装置10は、入力回線側のパケットのインタフェース制御を行い、その後、ルーティング等のレイヤ3関連のパケット処理を行う処理ブロックへパケットを送信する。本発明の入力回線インタフェース装置10は、高速・大容量の入力回線を効率よく収容するための装置である。

【0011】パケット振り分け手段11は、可変長パケットを分割して、分割したパケットを並列ラインに振り分けて出力する。フローグループ分類手段12-1~12-n（総称する場合はフローグループ分類手段12）は、並列ライン毎にパケットをフローグループに分類する。ここでは、ハッシュ関数を用いて入力パケットをフローグループに分類する。なお、フローグループとは、複数のパケットフロー（図3で後述）を分割した際の集まりのことをいう。

【0012】シーケンス番号付与手段13は、フローグループに対応するシーケンス番号をパケットに付与する。または、フローグループとは独立してシーケンス番号をパケットに付与する。

【0013】バッファリング手段14-1~14-n（総称する場合はバッファリング手段14）は、シーケンス番号が付与されたパケットのバッファリング（蓄積・読み出し）の制御を行って、フローグループ内のパケ

ットの整列制御を行う。すなわち、パケットフロー内でパケットの順序逆転が生じないような整列制御を行う。フロー振り分けスイッチ15は、フローグループ毎にパケットを振り分けて出力する。

【0014】ここで、例えば、パケット振り分け手段11は、40Gb/sの到着パケット流を固定長パケットに分割して、4本の並列ライン（1並列ラインが10Gb/s）に振り分けて出力する。また、フローグループ分類手段12-1~12-4は、この場合、それぞれ10Gb/sの処理能力を持ち、ハッシュ処理を行って、パケットを4つのフローグループに分類する。

【0015】シーケンス番号付与手段13は、フローグループ分類手段12-1~12-4から送信されたパケットに対し、フローグループ毎にシーケンス番号を付与する。バッファリング手段14-1~14-4は、それぞれのフローグループ毎にパケットを格納し、シーケンス番号にもとづいて読み出す。そして、フロー振り分けスイッチ15で、各フローグループへパケットを振り分けて後段の処理ブロックへ送信する。

【0016】次に可変長パケットと固定長パケットの構成について説明する。図2は可変長パケットの構成を示す図である。可変長パケットは、一般的なIPv4フォーマットのパケットである。ただし、同様の情報要素があればIPv6フォーマットや他のフレーム形式のものでもよい。

【0017】ここで、Versはバージョン、IHLはヘッダ長、Type of Service (TOS)は優先度、Total LengthはIPv4ペイロード長、IdentificationはフラグメントID、Flagsはフラグ、Fragment Offsetはフラグメントオフセット、Time to Liveはホップ期限、Protocolはプロトコルの識別子、Header Checksumはチェックサム、Source Addressは送信元アドレス、Destination Addressは宛先アドレス、Payloadはペイロードである。

【0018】図3は固定長パケットの構成を示す図である。本発明では、図2の可変長パケットのペイロード部分を固定長（例えば、64バイト）に区切って、図に示すような固定長パケットのフォーマットに変換する。ただし、同様の情報要素があれば情報長や情報の並びは限定しない。

【0019】ここで、固定長パケットの各フィールドについて説明する。なお、図中のIPヘッダ、送信元ポート番号、宛先ポート番号は、可変長パケットのIPヘッダ、送信元ポート番号、宛先ポート番号をそれぞれマッピングしたものである。ただし、必要な情報要素のみ抽出してヘッダデータ量を削減してマッピングする。

【0020】ENは、パケットが有効パケットかどうかを識別するもので、出力すべき有効パケットがないとき

10

20

30

40

50

は空きパケット（EN=0）として出力する。FRIは、可変長パケットを固定長パケットに分割した際の可変長パケットに対する位置を表すフレームタイプを示しており、固定長パケットを元の可変長パケットに組み立て直す際に利用する。例えば、FRIが00ならば、この固定長パケットは元の可変長パケットの中間の位置にあったことを示す。同様に、FRIが01ならば先頭、FRIが10ならば最終、FRIが11ならば先頭及び最終の位置にあったことを示す。

【0021】QoS（Quality of Service）は、後段のQoS関連の制御を行う際に利用するものであり、IPヘッダ中のTOSフィールドを参照した結果にもとづいて書き込まれる。また、フローグループ識別子に対しては、フローグループ分類手段12が、ソースアドレス、ディステーションアドレス、プロトコル識別子、送信元ポート番号及び宛先ポート番号をキーとして、ハッシュ演算した結果の値をフローグループ識別子として、このフィールド内に書き込む。

【0022】オフセット値は、固定長パケット中のペイロード情報の有効フィールドに対する開始位置を示す。ペイロード長はその開始位置からの有効フィールドの長さを示す。SNはシーケンス番号が書き込まれるフィールドである。また、Addressは、可変長パケットのヘッダ情報とペイロードを分離した際に、ペイロードを書き込んだメモリアドレスを指定するために利用する（図6で後述する）。

【0023】なお、パケットフローとは、上述したフィールドの中のProtocol、Source Address、Destination Address、送信元ポート番号、宛先ポート番号がすべて同一の値のパケットをパケットフローと呼ぶ。例えば、パケットPa、Pb、Pcに対し、パケットPa、PbのProtocol、Source Address、Destination Address、送信元ポート番号、宛先ポート番号がすべて同じ値で、パケットPcのDestination AddressだけがパケットPa、Pbと異なる場合、パケットPa、Pbが同一のパケットフローとなる。

【0024】次にパケット振り分け手段11について説明する。図4はパケット振り分け手段11の動作内容を示す図である。可変長パケットが到着した場合、固定長パケットに分割して、一定の周期で振り分け先を変更して振り分け処理を行う場合を示している（以降、時分割振り分け処理と呼ぶ）。

【0025】パケット振り分け手段11は、可変長パケットの到着時、到着パケットのヘッダ部分の情報を抽出し、固定長パケット用のヘッダ情報を生成する。そして、可変長パケットを一定のタイムスロット間隔で分割し、固定長パケット用のヘッダ情報を付加して、振り分けて出力する。図の場合では、64バイト間隔で可変長

パケットを分割し、生成した固定長パケットを3方路へ振り分けて、各方路のフローグループ分類手段12へ出力している。

【0026】時分割振り分け処理では、到着したパケットの有効／無効にかかわらず、最初に、（出力方路数×分割タイムスロット）にパケット流を分割し、その分割したパケットをさらに出力方路数で分割して、出力方路に振り分ける。

【0027】図では出力方路数が3で、分割タイムスロットが64バイトなので、最初に192（=64×3）バイトにパケット流を分割し、その192バイトを3分割した64バイトを、一定周期で各出力方路に順に振り分ける。

【0028】したがって、図の場合では、120バイトのパケットP1と72バイトの空きパケット（計192バイト）を64バイトに3分割し、固定長パケットのヘッダを付加して（以下の説明では、固定長パケットのヘッダを付加する旨は省略する）、64バイトのパケットP1-1を出力方路#A1へ、56バイトのパケットP1-2及び8バイトのパディング（固定長パケットを生成するために空き領域を埋めるための空きデータ）を出力方路#A2へ、64バイトの空きパケットを出力方路#A3へ振り分ける。

【0029】次に8バイトの空きパケット、100バイトのパケットP2及び84バイトのパケットP3（計192バイト）に対しては、8バイトのパディング及び56バイトのパケットP2-1を出力方路#A1へ、44バイトのパケットP2-2及び20バイトのパディングを出力方路#A2へ、44バイトのパディング及び20バイトのパケットP3-1を出力方路#A3へ、64バイトのパケットP3-2を出力方路#A1へ振り分ける。そして、残りの20バイトのパケットP3-3は出力方路#A2へ振り分ける。

【0030】ここで、振り分け処理中に、現在振り分けられているパケットと別パケットがきた場合には、空き領域があればパディングを入れ、その別パケットは別方路へ振り分ける。図の場合では、パケットP2-2でパケットP2はエンドなので、パケットP2-2を出力方路#A2へ振り分けたら、その空き領域にはパディングを挿入し、パケットP3（パケットP3-1）に対しては出力方路#A3へ振り分けしている。

【0031】また、パケットP3-1は、固定長パケットヘッダの直後に振り分けられずに、44バイトのパディングの後に振り分けられている。これは、パケット振り分け手段11の内部処理に関係しており、例えば、パケット振り分け手段11の内部バッファに44バイトのパケットP2-2を書き込んだ後に、20バイトのパケットP3-1を書き込む際に、パケットP2-2を振り分けた後に内部バッファの先頭に戻ってパケットP3-1を書き込むのではなく、パケットP2-2を書き込ん

だ直後の位置から即座に書き込むような処理をしている。このような制御のために、パケットP3-1は、44バイトのパディングの後に振り分けられる。

【0032】図5はパケット振り分け手段11の動作内容を示す図である。この例では、可変長パケットが到着した場合、固定長パケットに分割し、パケットが到着しない間は振り分け処理を一旦停止する場合を示している（以降、到着順振り分け処理と呼ぶ）。到着順振り分け処理では、可変長パケットが到着しない間は、振り分け処理を停止する。それ以外の振り分け制御については図4の処理と同じである。

【0033】図では出力方路数が3で、分割タイムスロットが64バイトなので、最初に192（＝64×3）バイトにパケット流を分割し、その192バイトを3分割した64バイトを、到着順に各出力方路に振り分ける。

【0034】したがって、図の場合では、120バイトのパケットP1と72バイトの空きパケット（計192バイト）を64バイトに3分割して、64バイトのパケットP1-1を出力方路#A1へ、56バイトのパケットP1-2及び8バイトのパディングを出力方路#A2へ、そして残りの64バイトについては振り分け処理を停止する。

【0035】また、8バイトの空きパケット、100バイトのパケットP2及び84バイトのパケットP3（計192バイト）に対しては、8バイトの空きパケット及び56バイトのパケットP2-1を出力方路#A3へ振り分け、44バイトのパケットP2-2及び20バイトのパディングを出力方路#A1へ、44バイトのパディング及び20バイトのパケットP3-1を出力方路#A2へ、64バイトのパケットP3-2を出力方路#A3へ振り分ける。そして、残りの20バイトのパケットP3-3は出力方路#A1へ振り分ける。

【0036】以上説明したように、パケット振り分け手段11では、時分割振り分け処理または到着順振り分け処理のいずれか一方の振り分け処理を行う構成とした。時分割振り分け処理では、到着パケットの有効／無効にかかわらず一定周期で振り分けるために、簡易なハードウェア構成で実現できる。ただし、振り分けの周期とパケットの到着パターンに何らかの依存関係があったとき、ある振り分け方路に対してバースト的にパケットが転送されるため、後段に必要なバッファ量が多くなる。

【0037】また、到着順振り分け処理では、可変長パケットが到着しない間は振り分け処理を停止するために、振り分けるパケットの数が均等になり、よってバッファへの負荷を均等にできるので、必要なバッファ量を少なくできる。

【0038】次に本発明の固定長ヘッダ情報生成手段について説明する。図6は固定長ヘッダ情報生成手段の構成及び動作を示す図である。固定長ヘッダ情報生成手段

16がパケット振り分け手段11の前段に設置されている場合を示している。

【0039】固定長ヘッダ情報生成手段16は、分離・生成手段16aとペイロードメモリ16bから構成される。分離・生成手段16aは、到着した可変長パケットのヘッダ情報とペイロードとを分離する。そして、分離されたペイロードは、ペイロードメモリ16bへ送信される。

【0040】ペイロードメモリ16bは、送信されたペイロードを格納し、格納した際の書き込みアドレスを分離・生成手段16aに送信する。分離・生成手段16aは、分離したヘッダ情報から必要な情報を抽出して図3で上述した固定長パケット用のヘッダ情報をあらたに生成する。

【0041】また、この固定長ヘッダ情報の図3で説明した行番号16のAddressフィールドに、ペイロードを書き込んだ際の書き込みアドレスを記入する。そして、パケット振り分け手段11では、固定長ヘッダ情報生成手段16から送信された固定長ヘッダ情報を複数の並列ラインに振り分けて出力する。

【0042】図では、可変長パケットP1は固定長ヘッダ情報P1hに対応し、可変長パケットP2は固定長ヘッダ情報P2hに対応している。図7は固定長ヘッダ情報生成手段の構成及び動作を示す図である。固定長ヘッダ情報生成手段16がパケット振り分け手段11の後段に設置されている場合を示している。図の場合では、3本の並列ライン毎に固定長ヘッダ情報生成手段16-1～16-3が設置しており、パケット振り分け手段11で振り分けられたパケットに対して、各並列ライン毎に固定長ヘッダ情報を生成している。生成した固定長ヘッダ情報は、フローグループ分類手段12へ送信される。ここでパケット振り分け手段11では到着した可変長パケットを到着順にしたがって、各並列ラインに振り分ける。

【0043】このように、固定長ヘッダ情報生成手段16を設けることにより、可変長パケットからペイロードを分離した固定長ヘッダ情報を生成して、これを後段の処理部へ送信することにしてもよい。

【0044】なお、図6や図7の場合では、本発明のパケット通信装置のスイッチ部（図15以降で後述する）の手前まで固定長ヘッダ情報で処理を行い、スイッチング処理する際には、先に分離したペイロードを固定長ヘッダ情報に合成して、固定長パケットの形にして、スイッチ部へ入力することになる。

【0045】次にパケットのフローグループ分類処理から、シーケンス番号の付与、バッファリング、フロー振り分け処理までのフロー振り分けスケジューリング動作について説明する。

【0046】図8はフローグループ分類手段12及びシーケンス番号付与手段13の動作を示す図である。パケ

10

20

30

40

50

ット振り分け手段11で可変長パケットが固定長パケットに変換され、4並列ラインに振り分けられている。

【0047】フローグループ分類手段12-1~12-4は、各並列ラインに設置し、受信した固定長パケット（または固定長ヘッダ情報）をフローグループに分類する。ここでは4つのフローグループに分類するものとする。

【0048】例えば、フローグループ識別子をFG1~FG4とすると、フローグループ分類手段12-1は、受信した固定長パケットを4つのフローグループに分類して、分類したそれぞれの固定長パケットにフローグループ識別子FG1~FG4を記入して、例えば図のようにして出力する。このフローグループ識別子を記入するフィールドは、図3で説明した行番号0のフローグループ識別子のフィールドである。

【0049】シーケンス番号付与手段13は、フローグループ識別子が書き込まれた固定長パケットに、フローグループ毎にユニークなシーケンス番号を付与する。なお、シーケンス番号を記入するフィールドは、図3で説明した行番号2のSNのフィールドである。

【0050】ここでは説明を簡単にするために例えば、フローグループFG1の固定長パケットには数字のシーケンス番号、フローグループFG2の固定長パケットにはローマ数字、フローグループFG3の固定長パケットには小文字の英字、フローグループFG4の固定長パケットには大文字の英字を付与するものとする。

【0051】したがって、シーケンス番号付与手段13は、図のようにしてシーケンス番号が付与される。また、シーケンス番号が付与された固定長パケットは、バッファリング手段14へ送信される。

【0052】次にバッファリング手段14について説明する。図9、図10はバッファリング手段14の構成及び動作を示す図であり、図11は読み出し制御手段の読み出し動作を示す図である。バッファリング手段14は、フローグループバッファ140-1~140-4（総称してフローグループバッファ140）と読み出し制御手段141から構成される。ここでは、並列ラインが4本なので、各並列ライン毎にフローグループバッファ140-1~140-4が設置している。また、フローグループバッファ140は、分離部14a、キューQ1~Q4、出力部14bから構成される。

【0053】ここで、フローグループバッファ140-1に対し、分離部14aは、シーケンス番号が付与された固定長パケットをフローグループFG1~FG4毎に分離してキューQ1~Q4へ出力する。キューQ1~Q4は、それぞれのフローグループFG1~FG4に対応しており、フローグループ毎にキューイングした後に、出力部14bへ固定長パケットを送信する。出力部14bでは読み出し制御手段141からの読み出し制御にもとづいて固定長パケットを出力する。

【0054】読み出し制御手段141は、フローグループ毎に、読み出しを行うための読み出しカウンタを持っている。読み出し手順としては図11に示すように、まずカウンタ#1でシーケンス番号1、i、a、Aの固定長パケットの読み出し指示をフローグループバッファ140-1~140-4内の出力部14bに送信する。

【0055】すると、フローグループバッファ140-1は、シーケンス番号1、iの固定長パケットを有しているが、ここではシーケンス番号1の固定長パケットを出力する（このように、シーケンス番号1の固定長パケットとシーケンス番号iの固定長パケットといったように、複数の出力候補がある場合には、出力の順番はラウンドロビンなどを用いて決める）。

【0056】同様に、フローグループバッファ140-2は、シーケンス番号aの固定長パケットを出力する。フローグループバッファ140-3は、カウンタ#1によるシーケンス番号の固定長パケットは有していないため、空き出力となる。また、フローグループバッファ140-4は、シーケンス番号Aの固定長パケットを出力する。

【0057】ここで、読み出し制御手段141内の読み出しカウンタにおいては、カウンタ#1でシーケンス番号1、a、Aが読み出されたので、カウンタ#2でシーケンス番号は2、b、Bとインクリメントされる。また、カウンタ#1のシーケンス番号iは読み出されなかったため、インクリメントされずにカウンタ#2でシーケンス番号はiのままとなる。

【0058】次に読み出し制御手段141は、カウンタ#2でシーケンス番号2、i、b、Bの固定長パケットの読み出し指示を、フローグループバッファ140-1~140-4内の出力部14bに送信する。

【0059】フローグループバッファ140-1は、シーケンス番号iの固定長パケットを出力する。フローグループバッファ140-2は、シーケンス番号2の固定長パケットを出力する。フローグループバッファ140-3は、シーケンス番号bの固定長パケットを出力する。フローグループバッファ140-4は、カウンタ#2によるシーケンス番号の固定長パケットは有していないため、空き出力となる。

【0060】また、読み出し制御手段141内の読み出しカウンタにおいては、カウンタ#2でシーケンス番号2、i、bが読み出されたので、カウンタ#3でシーケンス番号は3、i i、cとインクリメントされる。また、カウンタ#2のシーケンス番号Bは読み出されなかったため、インクリメントされずにカウンタ#3でシーケンス番号はBのままとなる。以降、同様の手順でフローグループバッファ140から固定長パケットが読み出される。

【0061】以上説明したように、バッファリング手段14では、フローグループ対応のシーケンス番号が付加

された固定長パケットの蓄積・読み出し制御を行う構成とした。これにより、フロー内でのパケット順序逆転を防ぎ、効率のよい整列制御を行うことが可能になる。

【0062】次にフロー振り分けスイッチ15について説明する。図12はフロー振り分けスイッチ15の動作を示す図である。フロー振り分けスイッチ15は、バッファリング手段14から送信された固定長パケットをフローグループ毎に振り分けて出力する。図では、上から順にフローグループFG1～FG4の固定長パケットが出力されている。なお、固定長パケットを出力する際は、バッファリングを行って、間隔が空いている部分をなくして出力してもよい。

【0063】次にフロー振り分けスケジューリングに関する他の実施の形態について説明する。以下の第1の変形例では、フローグループとは独立にシーケンス番号を付与してフロー振り分けスケジューリングを行う。

【0064】図13はシーケンス番号付与手段の動作を示す図である。図中、シーケンス番号付与手段130-1～130-4（総称してシーケンス番号付与手段130）の手前までは図8と同様である。シーケンス番号付与手段130は、フローグループ識別子が付与された固定長パケットを受信した際に、フローグループ分類手段12に同期して、タイムスロット毎に、フローグループとは独立にシーケンス番号（ここではタイムスタンプ値と呼ぶ）をパケットに付与する。図中の括弧内の数字がタイムスタンプ値である。また、タイムスタンプ値が付与されたパケットは、並列ラインL1～L4を通じて、フロー振り分けスイッチ150へ送信される。

【0065】図14、図15はフロー振り分けスイッチ及びバッファリング手段の動作を示す図である。フロー振り分けスイッチ150は、出力バッファ型スイッチであり、シーケンス番号付与手段130-1～130-4から出力されたパケットを受信して、フローグループ毎にスイッチングする。

【0066】バッファリング手段は、フローグループバッファ142-1～142-4（総称してフローグループバッファ142）で構成される。フローグループバッファ142内のキューQ1～Q4は、各並列ラインに対応して、同一フローグループのパケットキューイングを行う。

【0067】例えば、フローグループバッファ142-1のキューQ1では、並列ラインL1のフローグループFG1のパケットを格納し、キューQ2は並列ラインL2のフローグループFG1のパケットを格納し、キューQ3は並列ラインL3のフローグループFG1のパケットを格納し、キューQ4は並列ラインL4のフローグループFG1のパケットを格納する。フローグループバッファ142-2～142-4についても同様にして、各並列ラインからフローグループFG2～FG4のパケットがそれぞれ格納される。

【0068】また、フローグループバッファ142は、タイムスタンプ値の番号順にラウンドロビンによりパケットを読み出して、各フローグループに分けられたパケットを出力する。

【0069】このような第1の変形例の構成により、パケットの逆順を発生させずに、効率のよいフロー振り分けスケジューリングを行うことが可能になる。また、フローグループバッファからの読み出し制御に対しては、内部処理速度をアップしてスループットの低下に対処する。

【0070】次にフロー振り分けスケジューリングの第2の変形例について説明する。図16はシーケンス番号付与手段の動作を示す図である。図中、シーケンス番号付与手段131-1～131-4（総称してシーケンス番号付与手段131）の手前までは図8と同様である。シーケンス番号付与手段131は、フローグループ識別子が付与された固定長パケットを受信した際に、フローグループ分類手段12に同期して、タイムスロット毎に、フローグループとは独立にタイムスタンプ値をパケットに付与する。また、この場合、 $n=0, 1, 2, \dots$ とすると、シーケンス番号付与手段131-1～131-4は、 $4n+1, 4n+2, 4n+3, 4n+4$ のタイムスタンプ値をそれぞれ付与する。図中の括弧内の数字がタイムスタンプ値である。また、タイムスタンプ値が付与されたパケットは、並列ラインL1～L4を通じて、フロー振り分けスイッチ151へ送信される。

【0071】図17、図18はフロー振り分けスイッチ及びバッファリング手段の動作を示す図である。フロー振り分けスイッチ151は、出力バッファ型スイッチであり、シーケンス番号付与手段131-1～131-4から出力されたパケットを受信して、フローグループ毎にスイッチングする。

【0072】バッファリング手段は、フローグループバッファ143-1～143-4（総称してフローグループバッファ143）で構成される。フローグループバッファ143内のキューQ1～Q4は、各並列ラインに対応して、同一フローグループのパケットキューイングを行う。また、フローグループバッファ143は、タイムスタンプ値の最も小さい番号順にパケットを読み出して、各フローグループに分けられたパケットを出力する。

【0073】このような第2の変形例の構成により、パケットの逆順を発生させずに、効率のよいフロー振り分けスケジューリングを行うことが可能になる。また、第1の変形例とは異なり、同一のタイムスタンプ値が存在しないため、フローグループバッファからの読み出し制御が簡単になり、かつ内部処理速度をアップすることが不要となる。

【0074】次にQoSを考慮した際のフローグループ分類手段12及びフローグループバッファ140につい

10

20

30

40

50

て説明する。図19はQoS制御を付加した場合のフローグループ分類手段の構成を示す図である。

【0075】フローグループ分類手段12Aは、QoSクラス選択手段12a、フローグループ識別子付与手段12b-1、12b-2、出力手段12cから構成される。QoSクラス選択手段12aは、受信した固定長パケットのQoSをクラス毎に選択して出力する。フローグループ識別子付与手段12b-1、12b-2は、QoS対応にフローグループ識別子を付与する。出力手段12cはフローグループ識別子が付与された固定長パ

ケットを出力する。
【0076】図の例では、QoS#0の固定長パケットにはフローグループ識別子FG1、FG2が付与され、QoS#1の固定長パケットにはフローグループ識別子FG3、FG4が付与されている。このように、QoSに対応してフローグループ分けを行うことで、QoSクラス間の干渉を避けることができ、品質を保証することが可能になる。

【0077】図20はQoS制御を付加した場合のフローグループバッファの構成を示す図である。フローグループバッファ140Aは、QoSクラス選択手段4a、フローグループバッファ部140a、140b、優先制御手段4bから構成される。

【0078】QoSクラス選択手段4aは、受信した固定長パケットのQoSをクラス毎に選択して出力する。フローグループバッファ部140a、140bは、図9、10で説明したフローグループバッファと同様の構成であり、QoSクラス毎に振り分けられた固定長パケットのバッファリングを行って、読み出し制御手段141により読み出される。優先制御手段4bは、読み出された固定長パケットをさらに優先度の高い順に出力する（QoS#0が帯域保証型で、QoS#1がベストエフォートの場合、QoS#0のパケットの方を優先して出力する）。このような処理を行うことで、QoSクラス間の干渉を避けることができ、品質を保証することが可能になる。

【0079】次に入力回線インタフェース装置10を適用した本発明のパケット通信装置について説明する。図21は本発明のパケット通信装置の構成を示す図である。パケット通信装置100は、複数の入力回線を収容して、ハードウェアベースで並列してルーティング処理を行って、パケットを所定の出力回線へ出力するルータ装置である。

【0080】複数の各入力回線には、入力回線インタフェース部10（図1の入力回線インタフェース装置10に該当する）が設置し、入力回線インタフェース部10の出力側には、入力回線インタフェース部10で振り分けられた数のパケット処理部20-1～20-n（総称してパケット処理部20）が設置する。

【0081】パケット処理部20の後段には、VOQ

(Virtual Output Queue) 3a、スケジューラ3b、クロスバースイッチ3c、VIQ(Virtual Input Queue) 3dから構成されるスイッチ部30と、キュー制御手段41、マージ（結合）手段42から構成される出力回線インタフェース部40が設置する。

【0082】動作としては、まず、入力回線インタフェース部10は、各入力回線から入力された可変長パケットを、固定長パケットに変換し、かつフローグループに分類して出力する。

【0083】パケット処理部20は、パケット処理として、レイヤ3関連の処理を主に行う。例えば、入力される同一フローグループのパケットに対して、IPアドレスから出力回線を選択するルーティング制御や、IPアドレスやポート番号を参照してパケットを受け付けたりまたは廃棄するフィルタリング制御などを行う。

【0084】スイッチ部30のVOQ3aは、パケット処理されたパケットのキューイングを行う。スケジューラ3bは、各VOQ3aからパケットを読み出す際に、競合しないようにスケジューリング処理を行って読み出し、クロスバースイッチ3cへ送信する。クロスバースイッチ3cは、パケットを出力回線へ向けてスイッチングする。VIQ3dは、スイッチング後のパケットを格納して、出力回線インタフェース部40へ送信する。

【0085】出力回線インタフェース部40のキュー制御手段41は、フローグループ内での品質を保持するためのキューイングを行う。マージ手段42は、品質を保持しながらパケットをマージして出力回線へ出力する。

【0086】なお、スイッチ部30では、固定長パケット単位にスイッチングを行う入力バッファ型スイッチを用いているので、スイッチング後、VIQ3dにより可変長パケットへ組み立てなおし、キュー制御手段41へ書き込む。ただし、キュー制御手段41の処理を簡便にするために、完全な可変長パケットに戻すのではなく、複数の固定長パケットにより構成される可変長パケットとし、出力回線より出力される直前の部分において、固定長パケットのオーバーヘッド部分を取り除き、最終的な可変長パケットへ戻すものとする。

【0087】次にキュー制御手段41の動作について説明する。ここで、40Gb/sの入力回線を収容して、10Gb/s毎に振り分けてスイッチングされてきたパケットを、再び40Gb/sの出力回線から出力する場合を考える。

【0088】入力回線インタフェース部10で4本の10Gb/sのラインに振り分けて、その後にパケット処理、スイッチングを行っているが、実際にはそれぞれのラインで速度に偏りが生じてくる。

【0089】VIQ3dは、例えば、ラウンドロビンなどで読み出し制御を行って、各フローへパケットを出力するので、これをそのままマージすると品質が保証されずに出力回線へ出力することになる。また、マージ後の

10

20

30

40

50

パケット流をキューイングして品質制御を行おうとすると、高速かつ複雑な処理が必要となる。

【0090】したがって、キュー制御手段41では、V I Q 3 dから読み出されたパケットを一旦キューイングして、各フローに対し10Gb/sの帯域を保証してマージ手段42へ出力する。

【0091】次にQoSを考慮した際のキュー制御手段41について説明する。図22はQoS制御を付加した場合のキュー制御手段41の構成を示す図である。キュー制御手段41は、QoSクラス選択手段41a、キュー41b-1、41b-2、出力手段41cから構成される。

【0092】QoSクラス選択手段41aは、受信したパケットのQoSをクラス毎に選択して出力する。キュー41b-1、41b-2は、QoSクラス毎に振り分けられた固定長パケットのキューイングを行う。

【0093】出力手段41cは、例えば、10Gb/sの帯域を保証しながら、QoSクラスの優先度にもとづいてパケットを出力する。すなわち、キュー41b-1内にQoS#0のパケットがあればこれを優先して読み出し、QoS#0のパケットがなくなった場合に、キュー41b-2内に蓄積されたQoS#1のパケットを読み出す。また、このようなQoSの優先制御に加えて、所定の帯域を保証してパケットをマージ手段42へ出力する。

【0094】次にマージ手段42について説明する。図23はマージ手段42の構成を示す図である。マージ手段42は、巡回カウント値付与手段42a、マージキュー42b-1～42b-4、カウント値検索手段42cから構成される。

【0095】巡回カウント値付与手段42aは、キュー制御手段41から出力されるパケットを到着順に巡回的にカウントして巡回カウント値を付与する。マージキュー42b-1～42b-4は、巡回カウント値が付与されたパケットをキューイングする。カウント値検索手段42cは、マージキュー42b-1～42b-4から出力されたパケットの巡回カウント値を比較し、若番号順に出力回線へマージして出力する。

【0096】このように、マージ手段42では、キュー制御手段41から送信されたパケットに到着順に巡回番号を付けて、この番号にもとづいてマージ出力する構成としたので、品質保持を崩さずにマージすることが可能になる。

【0097】次にQoSを考慮した際のマージ手段について説明する。図24はQoS制御を付加した場合のマージ手段の構成を示す図である。マージ手段42Aは、QoSに対応してフローグループを分類したフローグループ分類手段12A（図19で上述）を用いた場合に適用されるマージ手段である。

【0098】ここで、QoS#0を帯域保証型、QoS 50

#1をベストエフォートとすると、QoS#0に割り当てられたフローグループ間に対してのみ、巡回カウント番号を利用した到着順序にもとづいた読み出し制御を行い、QoS#1に割り当てられたフローグループ間の読み出し制御は、ラウンドロビンで行う。そして、優先制御手段42dは、カウント値検索手段42cの読み出しパケットと、マージキュー42b-3、42b-4からのラウンドロビンによる読み出しパケットと、の優先制御を行って出力する。すなわち、カウント値検索手段42cからの出力がなくなった場合にマージキュー42b-3、42b-4からのラウンドロビンによる読み出しパケットが選択されて出力されることになる。

【0099】次にマージ手段42の変形例について説明する。図25はマージ手段42の第1の変形例を示す図である。マージ手段42Bは、巡回カウント値付与手段42d-1～42d-4、マージキュー42e-1～42e-4、カウント値検索手段42fから構成される。

【0100】巡回カウント値付与手段42d-1～42d-4は、並列ライン毎に配置され、キュー制御手段41から出力されるパケットを巡回的にカウントして巡回カウント値を付与する。例えば、巡回カウント値付与手段42d-1では、タイムスロットt1、t3に空きデータを、タイムスロットt2、t4にフローグループFG1のパケットからなるパケット流を受信している。この場合、最初に到着したフローグループFG1のパケットには巡回カウント値1を付与する。また、このパケットは、時間間隔を3タイムスロット分とるように広げられて後段のマージキュー42e-1で格納される。そして、タイムスロットt4で受信したフローグループFG1のパケットには、巡回カウント値4を付与する。

【0101】巡回カウント値付与手段42d-2では、タイムスロットt4にフローグループFG2のパケットを受信しており、巡回カウント値4を付与する。巡回カウント値付与手段42d-3では、タイムスロットt4、t5にフローグループFG3のパケットを受信しており、巡回カウント値4、5をそれぞれに付与する。

【0102】巡回カウント値付与手段42d-4では、タイムスロットt5、t7に空きデータを、タイムスロットt6にフローグループFG4のパケットからなるパケット流を受信しており、巡回カウント値5を付与する。また、このパケットは、時間間隔を3タイムスロット分とるように広げられて後段のマージキュー42e-4で格納される。

【0103】マージキュー42e-1～42e-4は、巡回カウント値が付与されたパケットをキューイングする。カウント値検索手段42fは、マージキュー42e-1～42e-4から出力されたパケットの巡回カウント値を比較し、若番号順に出力回線へマージして出力する。なお、同一番号の場合はラウンドロビンで選択する。

【0104】図26はマージ手段42の第2の変形例を示す図である。マージ手段42Cは、巡回カウント値付与手段42g-1~42g-4、マージキュー42h-1~42h-4、カウント値検索手段42iから構成される。

【0105】巡回カウント値付与手段42g-1~42g-4は、並列ライン毎に配置され、キュー制御手段41から出力されるパケットを巡回的にカウントして巡回カウント値を付与する。また、この場合、 $n=0, 1, 2, \dots$ とすると、巡回カウント値付与手段42g-1~42g-4は、 $4n+1, 4n+2, 4n+3, 4n+4$ の巡回カウント値をパケットに付与する。これにより、同一の巡回カウント値が現れないので、カウント値検索手段42iでは巡回カウント値を若番順に読むだけでよく、読み出す制御が簡単になる。その他の構成・動作は、第1の変形例と同様である。

【0106】このように、マージ手段42では、キュー制御手段41から送信されたパケットに到着順に巡回カウント番号を付けて、この番号にもとづいてマージ出力する構成としたので、品質保持を崩さずにマージすることが可能になる。

【0107】なお、上記において、マージキューのオーバーフロー防止のために、バックプレッシャ制御をかけて、前段のキュー制御手段41からの読み出しを停止してもよい。また、マージキューとキュー制御手段41内のキューは論理的は独立であるが、物理的に同一のバッファメモリを利用して所要バッファ量を削減してもよい。

【0108】次にパケット処理部20でのルーティング制御の処理負荷を軽減する場合について説明する。パケット処理部20が行うレイヤ3の処理では、一般には、フィルタリング処理よりもルーティング処理の方が負荷が大きい（検索するためのルックアップテーブルの規模が大きい）。

【0109】したがって、ルーティング制御の処理負荷を軽減する場合（ルックアップテーブルの規模を小さくしたい場合）、まず、フローグループ分類手段12では、ディスティネーションアドレスのみをキーとして、ハッシュ処理し、フローグループに分類する。また、分類されたフローグループにパケット処理部20をあらかじめ対応させておく。そして、パケット処理部20では、そのフローグループに対応するディスティネーションアドレスからなるルックアップテーブルを持って、ルーティングを行うようにする。

【0110】例えば、0~40の中の1つのディスティネーションを持つパケットに対し、フローグループ分類手段12は、このディスティネーションアドレスをキーとしてハッシュ処理し、0~10をフローグループFG1、11~20をフローグループFG2、21~30をフローグループFG3、31~40をフローグループF

G4に分類したとする。

【0111】また、フローグループFG1~FG4それぞれにパケット処理部20-1~20-4をあらかじめ対応させておく。そして、パケット処理部20-1には、0~10のディスティネーションアドレスからなるルックアップテーブルを持たせる。同様に、パケット処理部20-2~20-4のそれぞれに、11~20、21~30、31~40のディスティネーションアドレスからなるルックアップテーブルを持たせる。

【0112】このような構成にすることにより、1つのパケット処理部が、0~40のディスティネーションアドレスからなるルックアップテーブルを持つのではなく、フローグループに対応して分割して縮小化したルックアップテーブルをパケット処理部に持たせることができるので、パケット処理部20でのルーティング制御の処理負荷を軽減することができ、ハードウェア規模も縮小することが可能になる。

【0113】次に本発明のパケット通信装置100の変形例について説明する。図27はパケット通信装置100の変形例の構成を示す図である。パケット通信装置100aは、入力回線インタフェース部10Aを用いて入力回線を収容する。その他の構成は、図21のパケット通信装置100と同様である。

【0114】入力回線インタフェース部10Aは、入力回線毎に設置されたフロー分割部10a-1~10a-n（総称してフロー分割部10a）と、1つのフロー振り分けスイッチ10bから構成される。フロー分割部10aは、上述したパケット振り分け手段11、フローグループ分類手段12、シーケンス番号付与手段13及びバッファリング手段14から構成される。

【0115】また、フロー振り分けスイッチ10bは、スイッチ部30のクロスバースイッチ3cを共用したものであり、クロスバースイッチ3cを用いて、フロー振り分け機能を行うものである（同じスイッチにデータを2回通すことになる）。

【0116】図21のパケット通信装置100では、入力回線毎にフロー振り分けスイッチ15を設置していたが、パケット通信装置100aでは、1つのクロスバースイッチ3cを用いて、フロー振り分け機能とスイッチング機能の2つを共用して使用する構成としたので、回路規模の削減を図ることが可能になる。

【0117】また、パケット通信装置100では、パケット処理部20が各入力回線毎にくくりつけの状態であったが、パケット通信装置100aでは、設置されているパケット処理部20を自由に選択することができる。

【0118】したがって、1つのパケット処理部20が故障したり、処理負荷が高くなっている場合には、振り分けたフローを他の任意のパケット処理部20へ送信することができるので、効率よく冗長性を持った処理を行うことが可能になる。

【0119】以上説明したように、本発明の入力回線インタフェース装置10は、IPパケットのような可変長パケットを固定長パケットに分割して、フローグループに分類してパケットを收容する構成とした。これにより、高速入力回線のパケットを効率よく收容することが可能になる。

【0120】また、本発明のパケット通信装置100は、入力回線インタフェース部10で入力処理を行った後、各々のフローグループにレイヤ3の処理を並列に行って、スイッチングし、各フローグループの品質を保持したまま複数フローグループのパケットをマージして、高速出力回線へ出力する構成とした。これにより、高速・大容量ルーティング装置を実現することが可能になる。

【0121】(付記1) 入力回線側のパケットのインタフェース制御を行う入力回線インタフェース装置において、可変長パケットを分割して並列ラインに振り分けて出力するパケット振り分け手段と、前記並列ライン毎に前記パケットをフローグループに分類するフローグループ分類手段と、前記フローグループに対応して、もしくは独立にシーケンス番号を前記パケットに付与するシーケンス番号付与手段と、前記シーケンス番号が付与されたパケットのバッファリングを行って、前記フローグループ内の前記パケットの整列制御を行うバッファリング手段と、前記フローグループ毎に前記パケットを振り分けて出力するフロー振り分けスイッチと、を有することを特徴とする入力回線インタフェース装置。

【0122】(付記2) 前記パケット振り分け手段は、前記可変長パケットを固定長パケットに分割して振り分け処理することを特徴とする付記1記載の入力回線インタフェース装置。

【0123】(付記3) 前記パケット振り分け手段は、一定の周期で振り分け先を変更する処理、またはパケットが到着しない間は振り分け処理を停止する処理のいずれか一方の振り分け処理を行うことを特徴とする付記1記載の入力回線インタフェース装置。

【0124】(付記4) 前記パケット振り分け手段の前段または後段に設置され、前記可変長パケットのヘッダ情報とペイロードとを分離し、前記ペイロードはメモリに格納し、前記メモリに格納した際の書き込みアドレスと前記ヘッダ情報から抽出した情報とを含む固定長ヘッダ情報を生成する固定長ヘッダ情報生成手段をさらに有することを特徴とする付記1記載の入力回線インタフェース装置。

【0125】(付記5) 前記フローグループ分類手段は、QoSクラスに対応して前記パケットを前記フローグループに分類することを特徴とする付記1記載の入力回線インタフェース装置。

【0126】(付記6) 前記バッファリング手段は、QoSクラスに対応して前記パケットのバッファリング

を行うことを特徴とする付記1記載の入力回線インタフェース装置。

【0127】(付記7) 前記シーケンス番号付与手段は、同一番号が現れないように、前記シーケンス番号を付与することを特徴とする付記1記載の入力回線インタフェース装置。

【0128】(付記8) パケットの通信制御を行うパケット通信装置において、可変長パケットを分割して並列ラインに振り分けて出力するパケット振り分け手段と、前記並列ライン毎に前記パケットをフローグループに分類するフローグループ分類手段と、前記フローグループに対応して、もしくは独立にシーケンス番号を前記パケットに付与するシーケンス番号付与手段と、前記シーケンス番号が付与されたパケットのバッファリングを行って、前記フローグループ内の前記パケットの整列制御を行うバッファリング手段と、前記フローグループ毎に前記パケットを振り分けて出力するフロー振り分けスイッチと、から構成される入力回線インタフェース部と、入力される同一フローグループの前記パケットに対するパケット処理を行うパケット処理部と、前記出力回線へのスイッチング制御を行うスイッチ部と、スイッチング後のパケットに対し、前記フローグループ内での品質を保持するためのキューイングを行うキュー制御手段と、前記パケットを前記出力回線へマージして出力するマージ手段と、から構成される出力回線インタフェース部と、を有することを特徴とするパケット通信装置。

【0129】(付記9) 前記キュー制御手段は、QoSクラスに対応して前記パケットのキューイングを行うことを特徴とする付記8記載のパケット通信装置。

(付記10) 前記マージ手段は、前記キュー制御手段から出力されたパケットの到着順に巡回カウンタ番号を付与して、前記巡回カウンタ番号の若番順に読み出してマージすることを特徴とする付記8記載のパケット通信装置。

【0130】(付記11) 前記マージ手段は、同一番号が現れないように前記巡回カウンタ番号を付与してマージすることを特徴とする付記10記載のパケット通信装置。

【0131】(付記12) 前記マージ手段は、QoSクラスに対応して前記パケットをマージすることを特徴とする付記8記載のパケット通信装置。

(付記13) 前記フローグループ分類手段は、ディステーションアドレスをキーとしてハッシュ処理して前記パケットをフローグループに分類し、前記パケット処理部は、前記フローグループに対応したディステーションアドレスから構成されるルックアップテーブルを有することを特徴とする付記8記載のパケット通信装置。

【0132】(付記14) 前記フロー振り分けスイッチは、前記スイッチ部で用いられるスイッチと共用して

10

20

30

40

50

使用することを特徴とする付記 8 記載の packets 通信装置。

【0133】

【発明の効果】以上説明したように、本発明の入力回線インタフェース装置は、可変長 packets を分割して並列ラインに振り分け、並列ライン毎に packets をフローグループに分類し、フローグループ内の packets の整列制御を行ってフローグループ毎に出力する構成とした。これにより、高速入力回線の packets を効率よく収容でき、後段の処理負荷を低減させることが可能になる。

【0134】また、本発明の packets 通信装置は、入力回線インタフェース装置で、高速回線の packets を収容し、packets 処理及びスイッチングされた後の packets をマージして出力する構成とした。これにより、高速・大容量のルーティング制御を行うことが可能になる。

【図面の簡単な説明】

【図 1】本発明の入力回線インタフェース装置の原理図である。

【図 2】可変長 packets の構成を示す図である。

【図 3】固定長 packets の構成を示す図である。

【図 4】packets 振り分け手段の動作内容を示す図である。

【図 5】packets 振り分け手段の動作内容を示す図である。

【図 6】固定長ヘッダ情報生成手段の構成及び動作を示す図である。

【図 7】固定長ヘッダ情報生成手段の構成及び動作を示す図である。

【図 8】フローグループ分類手段及びシーケンス番号付与手段の動作を示す図である。

【図 9】バッファリング手段の構成及び動作を示す図である。

【図 10】バッファリング手段の構成及び動作を示す図である。

【図 11】読み出し制御手段の読み出し動作を示す図である。

* 【図 12】フロー振り分けスイッチの動作を示す図である。

【図 13】シーケンス番号付与手段の動作を示す図である。

【図 14】フロー振り分けスイッチ及びバッファリング手段の動作を示す図である。

【図 15】フロー振り分けスイッチ及びバッファリング手段の動作を示す図である。

【図 16】シーケンス番号付与手段の動作を示す図である。

【図 17】フロー振り分けスイッチ及びバッファリング手段の動作を示す図である。

【図 18】フロー振り分けスイッチ及びバッファリング手段の動作を示す図である。

【図 19】QoS 制御を付加した場合のフローグループ分類手段の構成を示す図である。

【図 20】QoS 制御を付加した場合のフローグループバッファの構成を示す図である。

【図 21】本発明の packets 通信装置の構成を示す図である。

【図 22】QoS 制御を付加した場合のキュー制御手段の構成を示す図である。

【図 23】マージ手段の構成を示す図である。

【図 24】QoS 制御を付加した場合のマージ手段の構成を示す図である。

【図 25】マージ手段の第 1 の変形例を示す図である。


【図 26】マージ手段の第 2 の変形例を示す図である。

【図 27】packets 通信装置の変形例の構成を示す図である。


【符号の説明】

- 10 入力回線インタフェース装置
- 11 packets 振り分け手段
- 12-1 ~ 12-n フローグループ分類手段
- 13 シーケンス番号付与手段
- 14-1 ~ 14-n バッファリング手段
- 15 フロー振り分けスイッチ


【図 1】




【図2】




【図3】




【図11】




【図4】




【図5】




【図6】




【図12】




【図7】




【図8】




【図19】




【図9】




【図10】




【図13】




【図14】




【図22】




【図15】




【図16】




【図17】




【図18】



【図20】




【図21】




【図23】

42 マージ手段




【図24】


42A マージ手段




【図25】



【図26】



【図27】



フロントページの続き

(72)発明者 朝永 博
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72)発明者 松岡 直樹
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内


(72)発明者 加藤 次雄
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
Fターム(参考) 5K030 HA08 HB28 JA01 JA06 KA03
KX12 KX13 LB11 LE14
5K034 EE11 KK25 KK27 MM18 MM25
NN16



US 20020122424A1

(19) **United States**(12) **Patent Application Publication****Kawarai et al.**(10) **Pub. No.: US 2002/0122424 A1**(43) **Pub. Date:****Sep. 5, 2002**(54) **INPUT LINE INTERFACE DEVICE AND
PACKET COMMUNICATION DEVICE**(52) **U.S. Cl. 370/394; 370/412**(76) **Inventors: Kenichi Kawarai, Kawasaki (JP);
Masakatsu Nagata, Kawasaki (JP);
Hiroshi Tomonaga, Kawasaki (JP);
Naoki Matsuoka, Kawasaki (JP);
Tsuguo Kato, Kawasaki (JP)****Correspondence Address:****KATTEN MUCHIN ZAVIS ROSENMAN
575 MADISON AVENUE
NEW YORK, NY 10022-2585 (US)**(21) **Appl. No.: 10/079,082**(22) **Filed: Feb. 19, 2002**(30) **Foreign Application Priority Data****Mar. 5, 2001 (JP) 2001-060617****Publication Classification**(51) **Int. Cl.⁷ H04L 12/28**(57) **ABSTRACT**

An input line interface device that is used to accommodate packets from a high-speed line efficiently and to reduce a processing load on a back stage caused by routing control. A packet allotting section divides a variable-length packet, allots divided packets to parallel lines, and outputs the packets. A flow group classifying section classifies the packets into flow groups on each of the parallel lines. A sequence number giving section gives the packets sequence numbers corresponding to or independent of the flow groups. A buffering section stores the packets to which the sequence numbers have been given in a buffer or reads out them from the buffer to exercise sequence control over the packets in the flow groups. A flow separating switch separates the packets according to the flow groups and outputs the packets.






FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13





FIG. 14






FIG. 16




FIG. 17




FIG. 18




FIG. 19




FIG. 20




FIG. 21




FIG. 22





FIG. 23






FIG. 25




FIG. 26




FIG. 27

INPUT LINE INTERFACE DEVICE AND PACKET COMMUNICATION DEVICE

BACKGROUND OF THE INVENTION

[0001] (1) Field of the Invention

[0002] This invention relates to an input line interface device and packet communication device and, more particularly, to an input line interface device for exercising interface control over packets on the input line side and a packet communication device for exercising communication control over packets.

[0003] (2) Description of the Related Art

[0004] With the rapid spread of the Internet, there has been a sharp increase in demand for IP (Internet protocol) traffic in recent years. Therefore, it is hoped that a high-speed large-capacity routing unit will be realized.

[0005] With conventional packet routing techniques, first a received packet is temporarily stored in a buffer in an input line section. Then a table prepared in advance is searched for an output route with an identifier in the packet as a key. And then the packet read from the buffer on the basis of output route information obtained is switched in a packet switching section and is sent to the appropriate output route.

[0006] With the above conventional packet routing techniques, packets have been processed in parallel in a plurality of packet processing sections. However, packet length is variable, so processing time in packet processing sections will differ. Routing IP traffic therefore can reverse the order of packets.

[0007] With the progress of optical multiplexing technologies, such as WDM, line speed is improving year by year. In addition, advanced packet processing relating to Layer 3 is needed. Therefore, providing a routing unit suitable for a high line speed and the diversity of networks is essential for realizing multimedia communication networks.

SUMMARY OF THE INVENTION

[0008] The present invention was made under the background circumstances as described above. An object of the present invention is to provide an input line interface device that efficiently accommodates packets sent via high-speed lines and reduces a processing load on a back stage caused by routing control.

[0009] Another object of the present invention is to provide a packet communication device for performing a high-speed large-capacity routing process.

[0010] In order to achieve the first object described above, an input line interface device for exercising interface control over packets on the input line side is provided. This input line interface device comprises packet allotting means for dividing a variable-length packet, allotting divided packets to parallel lines, and outputting the packets, flow group classifying means for classifying the packets into flow groups on each of the parallel lines, sequence number giving means for giving the packets sequence numbers corresponding to or independent of the flow groups, buffering means for buffering the packets to which the sequence numbers have been given to exercise sequence control over the packets in

the flow groups, and a flow separating switch for separating the packets according to the flow groups and outputting the packets.

[0011] In order to achieve the second object described above, a packet communication device for exercising communication control over packets is provided. This packet communication device comprises an input line interface section including packet allotting means for dividing a variable-length packet, allotting divided packets to parallel lines, and outputting the packets, flow group classifying means for classifying the packets into flow groups on each of the parallel lines, sequence number giving means for giving the packets sequence numbers corresponding to or independent of the flow groups, buffering means for buffering the packets to which the sequence numbers have been given to exercise sequence control over the packets in the flow groups, and a flow separating switch for separating the packets according to the flow groups and outputting the packets, a packet processing section for processing the input packets of the same flow group, a switching section for exercising switching control to output to output lines, and an output line interface section including queue control means for queuing packets on which a switching process has been performed in order to maintain the quality of the packets in the flow groups and merging means for merging the packets and outputting the packets to the output lines.

[0012] The above and other objects, features and advantages of the present invention will become apparent from the following description when taken in conjunction with the accompanying drawings which illustrate preferred embodiments of the present invention by way of example.

BRIEF DESCRIPTION OF THE DRAWINGS

[0013] FIG. 1 is a view for describing the principles underlying an input line interface device according to the present invention.

[0014] FIG. 2 is a view showing the structure of a variable-length packet.

[0015] FIG. 3 is a view showing the structure of a fixed-length packet.

[0016] FIG. 4 is a view showing the operation of packet allotting means.

[0017] FIG. 5 is a view showing the operation of the packet allotting means.

[0018] FIG. 6 is a view showing the structure and operation of fixed-length header information generating means.

[0019] FIG. 7 is a view showing the structure and operation of the fixed-length header information generating means.

[0020] FIG. 8 is a view showing the operation of flow group classifying means and sequence number giving means.

[0021] FIG. 9 is a view showing the structure and operation of buffering means.

[0022] FIG. 10 is a view showing the structure and operation of the buffering means.

[0023] FIG. 11 is a view showing the read operation of read control means.

[0024] FIG. 12 is a view showing the operation of a flow separating switch.

[0025] FIG. 13 is a view showing the operation of sequence number giving means.

[0026] FIG. 14 is a view showing the operation of a flow separating switch and buffering means.

[0027] FIG. 15 is a view showing the operation of a flow separating switch and buffering means.

[0028] FIG. 16 is a view showing the operation of sequence number giving means.

[0029] FIG. 17 is a view showing the operation of a flow separating switch and buffering means.

[0030] FIG. 18 is a view showing the operation of a flow separating switch and buffering means.

[0031] FIG. 19 is a view showing the structure of flow group classifying means to which QoS control is added.

[0032] FIG. 20 is a view showing the structure of a flow group buffer to which QoS control is added.

[0033] FIG. 21 is a view showing the structure of a packet communication device according to the present invention.

[0034] FIG. 22 is a view showing the structure of queue control means to which QoS control is added.

[0035] FIG. 23 is a view showing the structure of merging means.

[0036] FIG. 24 is a view showing the structure of merging means to which QoS control is added.

[0037] FIG. 25 is a view showing a first modification of the merging means.

[0038] FIG. 26 is a view showing a second modification of the merging means.

[0039] FIG. 27 is a view showing the structure of a modification of the packet communication device.

DESCRIPTION OF THE PREFERRED EMBODIMENTS

[0040] Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a view for describing the principles underlying an input line interface device according to the present invention. An input line interface device 10 exercises interface control over packets on the input line side and then sends the packets to a block where packet processing, such as routing, relating to Layer 3 is performed. The input line interface device 10 according to the present invention accommodates high-speed large-capacity input lines efficiently.

[0041] Packet allotting means 11 divides a variable-length packet, allots divided packets to parallel lines, and outputs them. Flow group classifying means 12-1 through 12-n (collectively referred to as "flow group classifying means 12") classify packets into flow groups on each parallel line. In this case, the flow group classifying means 12-1 through 12-n classify input packets into flow groups by the use of a hash function. A flow group is a set formed in the case of dividing a plurality of packet flows (described later in FIG. 3).

[0042] Sequence number giving means 13 gives packets sequence numbers corresponding to flow groups. Alternatively, the sequence number giving means 13 gives packets sequence numbers independently of flow groups.

[0043] Buffering means 14-1 through 14-n (collectively referred to as "buffering means 14") control the buffering (store and read) of packets to which sequence numbers have been given, and exercises sequence control over packets in flow groups. That is to say, the buffering means 14-1 through 14-n exercise sequence control so that the order of packets in packet flows will not be reversed. A flow separating switch 15 separates packets according to flow groups and outputs them.

[0044] For example, the packet allotting means 11 divides a flow of packets transmitted at the rate of 40 Gb/s into fixed-length packets, allots them to four parallel lines (10 Gb/s per parallel line), and outputs them. The flow group classifying means 12-1 through 12-4 have a throughput of 10 Gb/s and classifies the packets into four flow groups by performing a hash process.

[0045] The sequence number giving means 13 gives the packets sent from the flow group classifying means 12-1 through 12-4 sequence numbers according to flow groups. The buffering means 14-1 through 14-4 store the packets according to flow groups and reads them on the basis of their sequence numbers. The flow separating switch 15 separates the packets according to the flow group and sends them to a processing block located behind it.

[0046] The structure of a variable- and fixed-length packet will now be described. FIG. 2 is a view showing the structure of a variable-length packet. A variable-length packet has the IPv4 format generally used. However, other frame formats, such as the IPv6 format, may be used if a packet includes the same information elements.

[0047] In FIG. 2, Vers, IHL, Type of Service (TOS), Total Length, Identification, Flags, Fragment Offset, Time to Live, Protocol, Header Checksum, Source Address, Destination Address, and Payload indicate a version number, header length, priority, IPv4 payload length, fragment ID, a flag, a fragment offset, a time limit on a hop, a protocol identifier, checksum, a source address, a destination address, and a payload respectively.

[0048] FIG. 3 is a view showing the structure of a fixed-length packet. In the present invention, part of the payload portion of the variable-length packet shown in FIG. 2 is partitioned off to form the format of a fixed-length (64-byte, for example) packet shown in FIG. 3. However, there is no limit to the length or arrangement of information as long as the same information elements are included.

[0049] Each field in a fixed-length packet will now be described. The values of the IP Header, Source Port Number, and Destination Port Number fields in FIG. 3 are obtained by mapping those of the variable-length packet. To reduce the amount of header data, only necessary information elements are extracted in the case of mapping.

[0050] EN is used to identify the validity of a packet. If there is no valid packet to be output, an empty packet (EN=0) will be output.

[0051] FRI is a frame type which indicates the position of a fixed-length packet in a variable-length packet at the time

of the variable-length packet being divided into fixed-length packets. This information is used to reassemble fixed-length packets into the original variable-length packet. For example, the FRI value of 00 indicates that this fixed-length packet was in the middle of the original variable-length packet. The FRI values of 01, 10, and 11 indicate that this fixed-length packet was at the start, at the end, and at the start and end, respectively, of the original variable-length packet.

[0052] QoS (Quality of Service) is used at a back stage to exercise control relating to QoS. This field will be filled in on the basis of results obtained by referring to the TOS field in IP Header. The flow group classifying means 12 performs a hash operation with a source address, destination address, protocol identifier, source port number, and destination port number as keys and fills in the Flow Group Identifier field with the operation results.

[0053] Offset Value indicates the start position of a valid field for payload information in a fixed-length packet. Payload Length indicates the length of the valid field from that start position. SN is a field filled in with a sequence number. Address is used to specify a memory address where a payload separated from header information included in a variable-length packet was written (described later in FIG. 6).

[0054] A packet flow consists of packets which have the same values in each of the Protocol, Source Address, Destination Address, Source Port Number, and Destination Port Number fields. It is assumed that there are packets Pa, Pb, and Pc having the same values in each of the Protocol, Source Address, Source Port Number, and Destination Port Number fields and that only packets Pa and Pb have the same values in the Destination Address field. Then packets Pa and Pb form the same packet flow.

[0055] The packet allotting means 11 will now be described. FIG. 4 is a view showing the operation of the packet allotting means 11. In FIG. 4, when a variable-length packet arrives at the packet allotting means 11, the packet allotting means 11 divides it into fixed-length packets and performs an allotting process by changing destinations in a constant cycle (time division allotting process).

[0056] When a variable-length packet arrives, the packet allotting means 11 extracts information from the header portion of the packet and generates header information for fixed-length packets. Then the packet allotting means 11 divides the variable-length packet at constant time slot intervals, adds the header information for fixed-length packets to divided packets, allots them to routes, and outputs them. In this example, a variable-length packet is divided at intervals of 64 bytes and generated fixed-length packets are allotted to three routes. These fixed-length packets will be output to the flow group classifying means 12 on each route.

[0057] In a time division allotting process, whether a packet which has arrived at the packet allotting means 11 is valid or invalid, a packet flow is first divided into packets of (the number of output routes \times divide time slot). Divided packets are divided again by the number of the output routes and are allotted to the output routes.

[0058] In this example, the number of output routes is three and a divide time slot is 64 bytes. Therefore, a packet flow is first divided with 192 ($=64 \times 3$) bytes as a unit. In

addition, these 192 bytes are divided in three, that is to say, with 64 bytes as a unit and are allotted in order to the output routes in a constant cycle.

[0059] Therefore, in this example, packet P1 of 120 bytes and an empty packet of 72 bytes (a total of 192 bytes) are divided in three, that is to say, with 64 bytes as a unit and a fixed-length packet header is added (hereinafter descriptions of the addition of a fixed-length packet header will be omitted). Packet P1-1 of 64 bytes, packet P1-2 of 56 bytes and padding (empty data used to pad empty area to generate a fixed-length packet) of 8 bytes, and an empty packet of 64 bytes are allotted to output routes #A1, #A2, and #A3 respectively.

[0060] Next, with an empty packet of 8 bytes, packet P2 of 100 bytes, and packet P3 of 84 bytes (a total of 192 bytes), padding of 8 bytes and packet P2-1 of 56 bytes, packet P2-2 of 44 bytes and padding of 20 bytes, padding of 44 bytes and packet P3-1 of 20 bytes, and packet P3-2 of 64 bytes are allotted to output routes #A1, #A2, #A3, and #A1 respectively. Packet P3-3 of the remaining 20 bytes is allotted to output route #A2.

[0061] It is assumed that a packet other than the one on which allotting is currently being performed arrives during an allotting process. Then, if there is an empty area, it will be filled in with padding. The former packet will be allotted to another route. In this example, packet P2 ends with packet P2-2. Therefore, packet P2-2 is allotted to output route #A2, the empty area is filled in with padding, and packet P3 (packet P3-1) is allotted to output route #A3.

[0062] Packet P3-1 is allotted after the padding of 44 bytes, not directly after a fixed-length packet header. This relates to an internal process in the packet allotting means 11. For example, it is assumed that after packet P2-2 of 44 bytes is written to an internal buffer in the packet allotting means 11, packet P3-1 of 20 bytes is written. In that case, the position where packet P3-1 will be written is just behind the one where packet P2-2 was written. That is to say, packet P3-1 is not written to the leading position of the internal buffer after packet P2-2 being allotted. Therefore, packet P3-1 is allotted after the padding of 44 bytes.

[0063] FIG. 5 is a view showing the operation of the packet allotting means 11. In this example, when a variable-length packet arrives at the packet allotting means 11, the packet allotting means 11 divides it into fixed-length packets. When a packet does not arrive at the packet allotting means 11, the packet allotting means 11 stops an allotting process for a while (order-of-arrival allotting process). When a variable-length packet does not arrive in an order-of-arrival allotting process, the allotting process will be stopped. Except for this, allotting control is the same as that in FIG. 4.

[0064] In this example, the number of output routes is three and a divide time slot is 64 bytes. Therefore, a packet flow is first divided with 192 ($=64 \times 3$) bytes as a unit. In addition, these 192 bytes are divided in three, that is to say, with 64 bytes as a unit and are allotted to the output routes in order of arrival.

[0065] Therefore, in this example, packet P1 of 120 bytes and an empty packet of 72 bytes (a total of 192 bytes) are divided in three, that is to say, with 64 bytes as a unit. Packet P1-1 of 64 bytes is allotted to output routes #A1. Packet P1-2

of 56 bytes and padding of 8 bytes are allotted to output routes #A2. An allotting process on the remaining 64 bytes will be stopped.

[0066] Moreover, with an empty packet of 8 bytes, packet P2 of 100 bytes, and packet P3 of 84 bytes (a total of 192 bytes), an empty packet of 8 bytes and packet P2-1 of 56 bytes, packet P2-2 of 44 bytes and padding of 20 bytes, padding of 44 bytes and packet P3-1 of 20 bytes, and packet P3-2 of 64 bytes are allotted to output routes #A3, #A1, #A2, and #A3 respectively. Packet P3-3 of the remaining 20 bytes is allotted to output route #A1.

[0067] As described above, the packet allotting means 11 performs a time division allotting process or order-of-arrival allotting process. In a time division allotting process, whether a packet which arrived is valid or invalid, allotting is performed on it in a constant cycle. As a result, the configuration of hardware can be simplified. However, if there is any relation between an allotting cycle and a pattern according which packets arrive, a batch of packets will be transferred to one output route. This needs larger buffers behind the packet allotting means 11.

[0068] In an order-of-arrival allotting process, when a variable-length packet does not arrive, an allotting process will be stopped. This will equalize the number of packets allotted to each output route. Therefore, loads on buffers can be equalized and the size of buffers needed can be reduced.

[0069] Fixed-length header information generating means according to the present invention will now be described. FIG. 6 is a view showing the structure and operation of fixed-length header information generating means. In FIG. 6, fixed-length header information generating means 16 is located in front of the packet allotting means 11.

[0070] The fixed-length header information generating means 16 includes separating-generating means 16a and a payload memory 16b. The separating-generating means 16a separates header information and a payload included in a variable-length packet which arrived. The separated payload is sent to the payload memory 16b.

[0071] The payload memory 16b stores the payload sent and sends the separating-generating means 16a a write address where the payload was stored. The separating-generating means 16a extracts necessary information from the header information it separated from the payload, and newly generates the header information for fixed-length packets described in FIG. 3.

[0072] Moreover, the separating-generating means 16a fills in the Address field in row #16 of this fixed-length header information shown in FIG. 3 with the write address where the payload was written. The packet allotting means 11 allots the fixed-length header information sent from the fixed-length header information generating means 16 to a plurality of parallel lines and outputs it.

[0073] In FIG. 6, variable-length packets P1 and P2 correspond to fixed-length header information P1h and P2h respectively.

[0074] FIG. 7 is a view showing the structure and operation of the fixed-length header information generating means. In FIG. 7, the fixed-length header information generating means 16 is located behind the packet allotting means 11. In this example, fixed-length header information

generating means 16-1, 16-2, and 16-3 are located on three parallel lines respectively. Fixed-length header information for packets allotted by the packet allotting means 11 is generated on each parallel line. The fixed-length header information generated is sent to the flow group classifying means 12. In this case, the packet allotting means 11 allots variable-length packets which arrive to each parallel line in order of arrival.

[0075] As described above, the fixed-length header information generating means 16 which separates header information and a payload included in a variable-length packet and generates fixed-length header information on the basis of the header information can be located. This fixed-length header information will be sent to a processing section located behind the fixed-length header information generating means 16.

[0076] In the cases of FIGS. 6 and 7, processes in sections located in front of a switching section in a packet communication device according to the present invention (described in FIG. 15 and what follows) will be performed by the use of fixed-length header information. When a switching process is performed, the payload, which was separated previously from the header information, and the fixed-length header information will be combined into a fixed-length packet and be input to the switching section.

[0077] Now, operation performed for flow allotment scheduling including classifying packets into flow groups, giving packets sequence numbers, buffering packets, and allotting packets according to flow groups will be described.

[0078] FIG. 8 is a view showing the operation of the flow group classifying means 12 and sequence number giving means 13. The packet allotting means 11 converts a variable-length packet into fixed-length packets and allots them to four parallel lines.

[0079] The flow group classifying means 12-1 through 12-4 are located on the four parallel lines respectively and classify the fixed-length packets (or fixed-length header information) they received into flow groups (four flow groups, in this example).

[0080] For example, it is assumed that flow group identifiers are FG1 through FG4. The flow group classifying means 12-1 classifies fixed-length packets it received into four flow groups, enters one of flow group identifiers FG1 through FG4 in each of the fixed-length packets it classified, and outputs them in a way, for example, shown in FIG. 8. These flow group identifiers are entered in the Flow Group Identifier field in row #0 shown in FIG. 3.

[0081] The sequence number giving means 13 gives fixed-length packets in which one of the flow group identifiers is entered sequence numbers unique to each flow group. These sequence numbers are entered in the SN field in row #2 shown in FIG. 3.

[0082] To simplify descriptions, it is assumed that numerals, Roman numerals, lowercase alphabets, and uppercase alphabets are given to fixed-length packets which belong to flow groups FG1 through FG4, respectively, as sequence numbers.

[0083] The sequence number giving means 13 therefore gives sequence numbers in a way shown in FIG. 8. Fixed-

length packets to which sequence numbers have been given are sent to the buffering means 14.

[0084] The buffering means 14 will now be described. FIGS. 9 and 10 are views showing the structure and operation of the buffering means 14. FIG. 11 is a view showing the read operation of read control means. The buffering means 14 includes flow group buffers 140-1 through 140-4 (collectively referred to as a "flow group buffer 140") and read control means 141. In this example, there are four parallel lines and the flow group buffers 140-1 through 140-4 are located on these parallel lines respectively. The flow group buffer 140 includes a separating section 14a, queues Q1 through Q4, and an output section 14b.

[0085] In the flow group buffer 140-1, the separating section 14a separates fixed-length packets, to which sequence numbers have been given, according to flow groups FG1 through FG4 and outputs them to queues Q1 through Q4. Queues Q1 through Q4 correspond to flow groups FG1 through FG4 respectively. Fixed-length packets are queued according to flow groups and are sent to the output section 14b. The output section 14b outputs the fixed-length packets under the read control of the read control means 141.

[0086] The read control means 141 includes read counters for reading out fixed-length packets according to flow groups. A procedure for reading is as follows. First, instructions to read fixed-length packets with the sequence numbers of 1, i, a, and A are sent to the output section 14b in the flow group buffers 140-1 through 140-4 at count #1 (see FIG. 11).

[0087] In this case, the flow group buffer 140-1 which stores the fixed-length packets with the sequence numbers of 1 and i outputs the fixed-length packet with the sequence number of 1. If there are a plurality of fixed-length packets to be output (the fixed-length packets with the sequence numbers of 1 and i, in this example), the order in which they are output is determined by the use of, for example, a round robin.

[0088] Similarly, the flow group buffer 140-2 outputs the fixed-length packet with the sequence number of a. The flow group buffer 140-3 does not store a fixed-length packet the sequence number of which is specified at count #1, so its output is empty. The flow group buffer 140-4 outputs the fixed-length packet with the sequence number of A.

[0089] Sequence numbers 1, a, and A were read out from the read counters in the read control means 141 at count #1. These sequence numbers therefore will be incremented to 2, b, and B, respectively, at count #2. Sequence number i specified at count #1 was not read out, so it will not be incremented, that is to say, it will remain i at count #2.

[0090] Next, the read control means 141 send instructions to read fixed-length packets with the sequence numbers of 2, i, b, and B to the output section 14b in the flow group buffers 140-1 through 140-4 at count #2.

[0091] The flow group buffer 140-1 outputs the fixed-length packet with the sequence number of i. The flow group buffer 140-2 outputs the fixed-length packet with the sequence number of 2. The flow group buffer 140-3 outputs the fixed-length packet with the sequence number of b. The

flow group buffer 140-4 does not store a fixed-length packet the sequence number of which is specified at count #2, so its output is empty.

[0092] Sequence numbers 2, i, and b were read out from the read counters in the read control means 141 at count #2. These sequence numbers therefore will be incremented to 3, ii, and c, respectively, at count #3. Sequence number B specified at count #2 was not read out, so it will not be incremented, that is to say, it will remain B at count #3. The same procedure will be repeated to read out fixed-length packets from the flow group buffer 140.

[0093] As described above, the buffering means 14 controls the storing and reading of fixed-length packets to which sequence numbers corresponding to flow groups are added. This enables to prevent the order of packets in a flow from being reversed, resulting in efficient sequence control.

[0094] The flow separating switch 15 will now be described. FIG. 12 is a view showing the operation of the flow separating switch 15. The flow separating switch 15 allots fixed-length packets sent from the buffering means 14 according to flow groups and outputs them. In FIG. 12, fixed-length packets of flow groups FG1 through FG4 are output in that order from the top. In the case of outputting fixed-length packets, spaces can be eliminated by buffering.

[0095] Now, another embodiment of the flow allotment scheduling will be described. In a first modification described below, sequence numbers are given independently of flow groups to perform flow allotment scheduling.

[0096] FIG. 13 is a view showing the operation of sequence number giving means. Operation performed in sections located in front of sequence number giving means 130-1 through 130-4 (collectively referred to as "sequence number giving means 130") in FIG. 13 is the same as that in FIG. 8. When the sequence number giving means 130 receives fixed-length packets to which flow group identifiers have been given, it gives sequence numbers (referred to as "time stamp values," in this case) to the fixed-length packets in synchronization with the flow group classifying means 12. These time stamp values will be given every time slot independently of the flow groups. Numerals shown in parentheses in FIG. 13 are time stamp values. Fixed-length packets to which time stamp values have been given are sent to a flow separating switch 150 via parallel lines L1 through L4.

[0097] FIGS. 14 and 15 are views showing the operation of the flow separating switch and buffering means. The flow separating switch 150 is a switch of an output buffer type. The flow separating switch 150 receives packets output from the sequence number giving means 130-1 through 130-4 and switches them according to flow groups.

[0098] The buffering means includes flow group buffers 142-1 through 142-4 (collectively referred to as a "flow group buffer 142"). Queues Q1 through Q4 in the flow group buffer 142 queue packets of the same flow group sent via parallel lines L1 through L4 respectively.

[0099] For example, queue Q1 in the flow group buffer 142-1 stores packets of flow group FG1 sent via parallel line L1; queue Q2 stores packets of flow group FG1 sent via parallel line L2; queue Q3 stores packets of flow group FG1 sent via parallel line L3; queue Q4 stores packets of flow

group FG1 sent via parallel line L4. Similarly, queues Q1 through Q4 in the flow group buffer 142-2 store packets of flow group FG2 sent via parallel lines L1 through L4 respectively; queues Q1 through Q4 in the flow group buffer 142-3 store packets of flow group FG3 sent via parallel lines L1 through L4 respectively; queues Q1 through Q4 in the flow group buffer 142-4 store packets of flow group FG4 sent via parallel lines L1 through L4 respectively.

[0100] Moreover, the flow group buffer 142 reads out packets in numerical order in reference to their time stamp values by the use of a round robin and outputs them according to the flow groups.

[0101] This structure of the first modification enables efficient flow allotment scheduling without reversing the order of packets. In addition, an increase in internal processing speed will prevent degradation in throughput caused by control over reading from flow group buffers.

[0102] A second modification of the flow allotment scheduling will now be described. FIG. 16 is a view showing the operation of sequence number giving means. Operation performed in sections located in front of sequence number giving means 131-1 through 131-4 (collectively referred to as "sequence number giving means 131") in FIG. 16 is the same as that in FIG. 8. When the sequence number giving means 131 receives fixed-length packets to which flow group identifiers have been given, it gives time stamp values to the fixed-length packets in synchronization with the flow group classifying means 12. These time stamp values will be given every time slot independently of the flow groups. In this case, the sequence number giving means 131-1 through 131-4 give the time stamp values of $4n+1$, $4n+2$, $4n+3$, and $4n+4$ ($n=0, 1, 2, \dots$) respectively. Numerals shown in parentheses in FIG. 16 are time stamp values. Fixed-length packets to which time stamp values have been given are sent to a flow separating switch 151 via parallel lines L1 through L4.

[0103] FIGS. 17 and 18 are views showing the operation of the flow separating switch and buffering means. The flow separating switch 151 is a switch of an output buffer type. The flow separating switch 151 receives packets output from the sequence number giving means 131-1 through 131-4 and switches them according to flow groups.

[0104] The buffering means includes flow group buffers 143-1 through 143-4 (collectively referred to as a "flow group buffer 143"). Queues Q1 through Q4 in the flow group buffer 143 queue packets of the same flow group sent via parallel lines L1 through L4 respectively. Moreover, the flow group buffer 143 reads out packets in ascending order in reference to their time stamp values and outputs them according to the flow groups.

[0105] This structure of the second modification enables efficient flow allotment scheduling without reversing the order of packets. Furthermore, unlike the first modification, the same time stamp values do not exist. This makes it easy to control reading from flow group buffers and makes it unnecessary to improve internal processing speed.

[0106] Now, the flow group classifying means 12 and flow group buffer 140 with QoS taken into consideration will be described. FIG. 19 is a view showing the structure of flow group classifying means to which QoS control is added.

[0107] Flow group classifying means 12A includes QoS class selecting means 12a, flow group identifier giving means 12b-1 and 12b-2, and output means 12c. The QoS class selecting means 12a selects fixed-length packets it received according to QoS classes and outputs them. The flow group identifier giving means 12b-1 and 12b-2 give flow group identifiers to packets according to the QoS classes. The output means 12c outputs fixed-length packets to which flow group identifiers have been given.

[0108] In this example, the flow group identifier giving means 12b-1 gives flow group identifier FG1 or FG2 to fixed-length packets of QoS #0 and the flow group identifier giving means 12b-2 gives flow group identifier FG3 or FG4 to fixed-length packets of QoS #1. As stated above, if fixed-length packets are classified into flow groups corresponding to QoS classes, one QoS class will not interfere with another and quality can be assured.

[0109] FIG. 20 is a view showing the structure of a flow group buffer to which QoS control is added. A flow group buffer 140A includes QoS class selecting means 4a, flow group buffer sections 140a and 140b, and priority control means 4b.

[0110] The QoS class selecting means 4a selects fixed-length packets it received according to QoS classes and outputs them. The structure of the flow group buffer sections 140a and 140b is the same as that of the flow group buffers described in FIGS. 9 and 10. That is to say, the flow group buffer sections 140a and 140b buffer fixed-length packets allotted to them according to the QoS classes. These fixed-length packets are read out by the read control means 141. The priority control means 4b outputs the fixed-length packets the read control means 141 read out in the order of descending priorities. (If QoS #0 and #1 correspond to band-guaranteed and best effort services respectively, fixed-length packets of QoS #0 will be output by priority.) By doing so, one QoS class will not interfere with another and quality can be assured.

[0111] Now, a packet communication device according to the present invention to which the input line interface device 10 is applied will be described. FIG. 21 is a view showing the structure of a packet communication device according to the present invention.

[0112] A packet communication device 100 is a router unit for accommodating a plurality of input lines, performing a routing process in parallel at the hardware level, and outputting packets to a predetermined output line.

[0113] Each of the plurality of input lines is connected to an input line interface section 10 (which corresponds to the input line interface device 10 shown in FIG. 1). On the output side of the input line interface section 10, packet processing sections 20-1 through 20-n (collectively referred to as a "packet processing section 20") are located. "n" corresponds to the number of flow groups into which the input line interface section 10 classifies packets.

[0114] A switching section 30 including a virtual output queue (VOQ) 3a, a scheduler 3b, a crossbar switch 3c, and a virtual input queue (VIQ) 3d and an output line interface section 40 including queue control means 41 and merging (combining) means 42 are located behind the packet processing section 20.

[0115] The input line interface section 10 converts a variable-length packet input from the input line into fixed-length packets, classifies them into flow groups, and outputs them.

[0116] The packet processing section 20 performs packet processing most of which relates to Layer 3. For example, the packet processing section 20 exercises routing control for selecting an output line for input packets of the same flow group on the basis of their IP addresses or filtering control for accepting or discarding packets by referring to their IP addresses or port numbers.

[0117] The VOQ 3a in the switching section 30 queues the packets which were processed by the packet processing section 20. The scheduler 3b reads out the packets from the VOQ 3a and sends them to the crossbar switch 3c. In this case, the scheduler 3b performs a scheduling process to arrange the order in which the packets are read out. The crossbar switch 3c performs switching on the packets, which will be output from output lines. The VIQ 3d stores the packets on which a switching process was performed, and sends them to the output line interface section 40.

[0118] The queue control means 41 in the output line interface section 40 queues the packets to maintain their quality in flow groups. The merging means 42 merges the packets and outputs them to the output lines, with their quality maintained.

[0119] In the switching section 30, a switch of an input buffer type which performs switching by the fixed-length packet is used. Therefore, after switching is performed, fixed-length packets are reassembled into a variable-length packet by the VIQ 3d and are written to the queue control means 41. To simplify a process in the queue control means 41, fixed-length packets are reassembled into a variable-length packet consisting of a plurality of fixed-length packets, not into a complete variable-length packet. Just before the variable-length packet being output from an output line, the overhead portions of the plurality of fixed-length packets are removed to change the variable-length packet into the original complete one.

[0120] The operation of the queue control means 41 will now be described. It is assumed that input lines with a capacity of 40 Gb/s are accommodated and that packets which were divided in blocks of 10 Gb/s and switched are output again from output lines with a capacity of 40 Gb/s.

[0121] After packets are allotted to four lines with a capacity of 10 Gb/s by the input line interface section 10, they are processed and switched. But in reality each line speed shifts.

[0122] The VIQ 3d exercises control over reading out by the use of, for example, a round robin and outputs packets to each flow. If these packets are merged, they will be output to output lines without their quality being guaranteed. Moreover, controlling the quality of packets by queuing a packet flow after merging will need complex high-speed processing.

[0123] The queue control means 41 therefore queues packets read out from the VIQ 3d to guarantee a band of 10 Gb/s for each flow and then outputs them to the merging means 42.

[0124] The queue control means 41 with QoS taken into consideration will now be described. FIG. 22 is a view showing the structure of the queue control means 41 to which QoS control is added. The queue control means 41 includes QoS class selecting means 41a, queues 41b-1 and 41b-2, and output means 41c.

[0125] The QoS class selecting means 41a selects packets it received according to QoS classes and outputs them. The queues 41b-1 and 41b-2 queue fixed-length packets allotted to them according to the QoS classes.

[0126] The output means 41c guarantees a band of, for example, 10 Gb/s and outputs packets on the basis of priorities assigned to QoS classes. That is to say, if there are packets of QoS #0 in the queue 41b-1, these packets are read out preferentially. After all of the packets of QoS #0 in the queue 41b-1 are read out, packets of QoS #1 stored in the queue 41b-2 are read out. In addition to this QoS priority control, the output means 41c guarantees a predetermined band and outputs packets to the merging means 42.

[0127] The merging means 42 will now be described. FIG. 23 is a view showing the structure of the merging means 42. The merging means 42 includes cyclic count value giving means 42a, merge queues 42b-1 through 42b-4, and count value searching means 42c.

[0128] The cyclic count value giving means 42a cyclically counts packets output from the queue control means 41 in order of arrival and gives them cyclic count values. The merge queues 42b-1 through 42b-4 queue packets to which cyclic count values have been given. The count value searching means 42c compares the cyclic count values of packets output from the merge queues 42b-1 through 42b-4, merges the packets in an ascending order of the cyclic count values, and outputs them to an output line.

[0129] As stated above, the merging means 42 gives packets sent from the queue control means 41 cyclic numbers in order of arrival and merges and outputs the packets on the basis of these numbers. This enables the merging of packets without degrading their quality.

[0130] Merging means with QoS taken into consideration will now be described. FIG. 24 is a view showing the structure of merging means to which QoS control is added. Merging means 42A will be applied in the case of using the flow group classifying means 12A (shown in FIG. 19) which classifies packets into flow groups corresponding to QoS classes.

[0131] It is assumed that QoS #0 and #1 correspond to band-guaranteed and best effort services respectively. Only between flow groups assigned to QoS #0, control over reading out packets will be exercised on the basis of the order of arrival by the use of cyclic count values. Between flow groups assigned to QoS #1, control over reading out packets will be exercised by the use of a round robin. Priority control means 42d exercises priority control over packets output from the count value searching means 42c and packets read out from the merge queues 42b-3 and 42b-4 by the use of a round robin and outputs the results. That is to say, if there is no output from the count value searching means 42c, packets read out from the merge queues 42b-3 and 42b-4 by the use of a round robin will be selected and output.

[0132] A modification of the merging means 42 will now be described. FIG. 25 is a view showing a first modification of the merging means 42. Merging means 42B includes cyclic count value giving means 42d-1 through 42d-4, merge queues 42e-1 through 42e-4, and count value searching means 42f.

[0133] The cyclic count value giving means 42d-1 through 42d-4 are located on four parallel lines respectively. The cyclic count value giving means 42d-1 through 42d-4 cyclically count packets output from the queue control means 41 and give them cyclic count values. For example, the cyclic count value giving means 42d-1 receives empty data at time slots t1 and t3 and packet flows consisting of a packet of flow group FG1 at time slots t2 and t4. In this case, the cyclic count value of 1 is given to the packet of flow group FG1 which arrives first. Furthermore, this packet is extended so that it will occupy three time slots, and is stored in the merge queue 42e-1 located behind the cyclic count value giving means 42d-1. The cyclic count value of 4 is given to the packet of flow group FG1 which the cyclic count value giving means 42d-1 received at time slot t4.

[0134] The cyclic count value giving means 42d-2 receives a packet of flow group FG2 at time slot t4 and gives it the cyclic count value of 4. The cyclic count value giving means 42d-3 receives packets of flow group FG3 at time slots t4 and t5 respectively and gives them the cyclic count values of 4 and 5 respectively.

[0135] The cyclic count value giving means 42d-4 receives empty data at time slots t5 and t7 and a packet flow consisting of a packet of flow group FG4 at time slot t6 and gives this packet the cyclic count value of 5. Furthermore, this packet is extended so that it will occupy three time slots, and is stored in the merge queue 42e-4 located behind the cyclic count value giving means 42d-4.

[0136] The merge queues 42e-1 through 42e-4 queue packets to which cyclic count values have been given. The count value searching means 42f compares the cyclic count values of packets output from the merge queues 42e-1 through 42e-4, merges the packets in an ascending order of the cyclic count values, and outputs them to an output line. If there are packets with the same cyclic count value, they will be selected by the use of a round robin.

[0137] FIG. 26 is a view showing a second modification of the merging means 42. Merging means 42C includes cyclic count value giving means 42g-1 through 42g-4, merge queues 42h-1 through 42h-4, and count value searching means 42i.

[0138] The cyclic count value giving means 42g-1 through 42g-4 are located on four parallel lines respectively. The cyclic count value giving means 42g-1 through 42g-4 cyclically count packets output from the queue control means 41 and give them cyclic count values. In this case, the cyclic count value giving means 42g-1 through 42g-4 give packets the cyclic count values of $4n+1$, $4n+2$, $4n+3$, and $4n+4$ ($n=0, 1, 2, \dots$) respectively. As a result, the same cyclic count values do not exist and all the count value searching means 42i have to do is to read cyclic count values in ascending order. Control over reading out packets therefore can be exercised easily. Except for this, the structure and operation of the second modification are the same as those of the first modification.

[0139] As stated above, the merging means 42 gives packets sent from the queue control means 41 cyclic count values in order of arrival and merges and outputs the packets on the basis of these values. This enables the merging of packets without degrading their quality.

[0140] To prevent the above merge queues from overflowing, reading out packets from the queue control means 41 located in front of the merging means 42 can be stopped by back pressure control. Moreover, the merge queues are logically independent of the queues in the queue control means 41, but one physical buffer memory can be used for them to reduce the number of necessary memories.

[0141] Now, a method for reducing a load on the packet processing section 20 caused by a routing process will be described. Processes relating to Layer 3 performed by the packet processing section 20 include a filtering process and routing process and usually the latter will impose a greater load on the packet processing section 20 than the former (because the latter will need a larger look-up table for searching).

[0142] Therefore, to reduce a load caused by a routing process (to reduce the size of a look-up table), the flow group classifying means 12 first performs a hash process on packets with a destination address alone as a key and classifies the packets into flow groups. In this case, correspondences between the packet processing section 20 and flow groups are determined in advance. Next, the packet processing section 20 uses look-up tables consisting of destination addresses corresponding to these flow groups to perform a routing process.

[0143] For example, it is assumed that there are packets with the destination of a number between 0 and 40, that the flow group classifying means 12 performs a hash process on these packets with a destination address as a key, and that the flow group classifying means 12 classifies packets with the destination of a number between 0 and 10, packets with the destination of a number between 11 and 20, packets with the destination of a number between 21 and 30, and packets with the destination of a number between 31 and 40 into flow groups FG1, FG2, FG3, and FG4 respectively.

[0144] Moreover, correspondences between flow groups FG1 through FG4 and the packet processing sections 20-1 through 20-4 are determined in advance. The packet processing section 20-1 uses a look-up table consisting of destination addresses 0 through 10. Similarly, the packet processing section 20-2 through 20-4 use look-up tables consisting of destination addresses 11 through 20, 21 through 30, and 31 through 40 respectively.

[0145] This enables a packet processing section to use a smaller look-up table generated by dividing according to flow groups. That is to say, one packet processing section does not need to use a large look-up table consisting of destination addresses 0 through 40. As a result, a load on the packet processing section 20 caused by a routing process can be reduced and the size of hardware can also be reduced.

[0146] A modification of the packet communication device 100 according to the present invention will now be described. FIG. 27 is a view showing the structure of a modification of the packet communication device 100. A packet communication device 100a accommodates input lines by the use of an input line interface section 10A.

Except for this, the structure of the modification is the same as that of the packet communication device 100 shown in FIG. 21.

[0147] The input line interface section 10A includes flow dividing sections 10a-1 through 10a-n (collectively referred to as a "flow dividing section 10a") located for n input lines respectively and a flow separating switch 10b. The flow dividing section 10a includes the packet allotting means 11, flow group classifying means 12, sequence number giving means 13, and buffering means 14 described above.

[0148] The flow separating switch 10b is also used as the crossbar switch 3c in the switching section 30. The crossbar switch 3c is used to allot packets to flow groups (data will pass through the same switch twice).

[0149] In the packet communication device 100 shown in FIG. 21, the flow separating switch 15 is located for each input line. In the packet communication device 10a, however, one crossbar switch 3c is used to fulfill the two functions of separating packets according to flow groups and switching packets. As a result, the size of circuits can be reduced.

[0150] Furthermore, in the packet communication device 100, there is a one-to-one relationship between input lines and the packet processing section 20. In the packet communication device 100a, however, one of the packet processing section 20 located can be selected freely.

[0151] Therefore, if one of the packet processing section 20 fails or a great processing load falls on one of the packet processing section 20, packets allotted to flow groups can be sent to another packet processing section 20. This enables to perform a redundant process efficiently.

[0152] As described above, the input line interface device 10 according to the present invention divides a variable-length packet, such as an IP packet, into fixed-length packets, classifies them into flow groups, and accommodates them. This enables to accommodate packets from a high-speed input line efficiently.

[0153] Further, the packet communication device 100 according to the present invention performs an input process in the input line interface section 10, performs processes relating to layer 3 on each flow group in parallel, performs switching, merges packets of a plurality of flow groups with the quality of each flow group maintained, and outputs the packets to high-speed output lines. As a result, a high-speed large-capacity routing unit can be realized.

[0154] As has been described in the foregoing, an input line interface device according to the present invention divides a variable-length packet, allots the divided packets to parallel lines, classifies packets into flow groups on each parallel line, exercises sequence control over packets in the flow groups, and outputs the packets according to the flow groups. This enables to accommodate packets from a high-speed input line efficiently and to reduce a load on a back stage caused by processing.

[0155] Further, a packet communication device according to the present invention accommodates packets from a high-speed line in an input line interface section, processes them, switches them, merges them, and outputs them. This enables high-speed large-capacity routing control.

[0156] The foregoing is considered as illustrative only of the principles of the present invention. Further, since numerous modifications and changes will readily occur to those skilled in the art, it is not desired to limit the invention to the exact construction and applications shown and described, and accordingly, all suitable modifications and equivalents may be regarded as falling within the scope of the invention in the appended claims and their equivalents.

What is claimed is:

1. An input line interface device for exercising interface control over packets on the input line side, the device comprising:

- a packet allotting section for dividing a variable-length packet, allotting divided packets to parallel lines, and outputting the packets;
- a flow group classifying section for classifying the packets into flow groups on each of the parallel lines;
- a sequence number giving section for giving the packets sequence numbers corresponding to or independent of the flow groups;
- a buffering section for buffering the packets to which the sequence numbers have been given to exercise sequence control over the packets in the flow groups; and
- a flow separating switch for separating the packets according to the flow groups and outputting the packets.

2. The input line interface device according to claim 1, wherein the packet allotting section divides the variable-length packet into fixed-length packets and allots the fixed-length packets.

3. The input line interface device according to claim 1, wherein the packet allotting section changes in a constant cycle where the packets are allotted or stops allotting when a packet does not arrive.

4. The input line interface device according to claim 1, further comprising a fixed-length header information generating section located in front of or behind the packet allotting section for separating header information and a payload included in the variable-length packet, storing the payload in a memory, and generating fixed-length header information including an address in the memory where the payload is stored and information extracted from the header information.

5. The input line interface device according to claim 1, wherein the flow group classifying section classifies the packets into the flow groups corresponding to QoS classes.

6. The input line interface device according to claim 1, wherein the buffering section buffers the packets according to QoS classes.

7. The input line interface device according to claim 1, wherein the sequence number giving section gives the sequence numbers so that the same numbers will not appear.

8. A packet communication device for exercising communication control over packets, the device comprising:

an input line interface unit including:

- a packet allotting section for dividing a variable-length packet, allotting divided packets to parallel lines, and outputting the packets,

- a flow group classifying section for classifying the packets into flow groups on each of the parallel lines,
 - a sequence number giving section for giving the packets sequence numbers corresponding to or independent of the flow groups,
 - a buffering section for buffering the packets to which the sequence numbers have been given to exercise sequence control over the packets in the flow groups, and
 - a flow separating switch for separating the packets according to the flow groups and outputting the packets;
- a packet processing unit for processing the input packets of the same flow group;
- a switching unit for exercising switching control to output to output lines; and
- an output line interface unit including:
- a queue control section for queuing packets on which a switching process has been performed in order to maintain the quality of the packets in the flow groups, and
 - a merging section for merging the packets and outputting the packets to the output lines.

9. The packet communication device according to claim 8, wherein the queue control section queues the packets according to QoS classes.

10. The packet communication device according to claim 8, wherein the merging section gives packets output from the queue control section cyclic count numbers in order of arrival, reads out the packets in ascending order of the cyclic count numbers, and merges the packets.

11. The packet communication device according to claim 10, wherein the merging section gives the cyclic count numbers so that the same numbers will not appear, and merges the packets.

12. The packet communication device according to claim 8, wherein the merging section merges the packets according to QoS classes.

13. The packet communication device according to claim 8, wherein the flow group classifying section performs a hash process on the packets with a destination address as a key and classifies the packets into flow groups, further wherein the packet processing unit has look-up tables consisting of destination addresses corresponding to the flow groups.

14. The packet communication device according to claim 8, wherein the flow separating switch is also used as a switch used in the switching unit.

* * * * *